Bài giảng Thiết kế IC - Phần 2: FPGA, ASIC - Nguyễn Đức Tiến
9/5/2011
1/4
1980s, VLSI xuất hiện ꢀ thiết kế IC theo nhu cầu.
Phần II:
Độ phức
tạp tăng
40% mỗi
năm.
Nhu cầu
thiết kế
Field Programmable Gate Array
Application Specific Integrated Circuit
• Tổng quan (1)
• Kiến trúc (2)
• Qui trình thiết kế FPGA, ASIC (1)
• Giới thiệu công cụ thiết kế và triển khai (4)
tăng 15%
mỗi năm
Mức ñộ tích hợp của PCB trên mỗi die
2/4
3/4
Intel 4004 (1971) - thiết kế thủ công
Mật ñộ
(Gb/cm2)
Tốc ñộ truy
xuất (ns)
Silicon, 2010
DRAM
8.5
2.5
10
10
DRAM (logic)
SRAM (cache)
Die Area: 2.5x2.5 cm
Voltage: 0.6 V
Technology:0.07 µm
0.3
1.5
Mật ñộ
(Mgate/cm2)
Năng lượng
(W/cm2)
Xung ñồng hồ
(GHz)
Custom
25
10
5
54
3
1.5
1
Std. Cell
Gate
27
18
Single-Mask GA
FPGA
2.5
0.3
12.5
4.5
0.7
0.25
email ktmt@soict.hut.edu.vn
29
email ktmt@soict.hut.edu.vn
30
1
9/5/2011
4/4
1/3
ASIC, IC chuyên dụng.
ASIC ra ñời so nhu cầu về các hoạt ñộng thiết kế
ngày càng tăng.
ASIC không ñồng nhất với custom IC.
IC chuẩn: ROM, RAM, DRAM, Processor, etc.
Hội nghị các vi mạch tùy biến theo khách hàng
của IEEE ñưa ra các tài liệu hướng dẫn phát triển
custom IC.
ASIC: chip cho ñồ chơi biết nói, chip cho 1 vệ tinh, chip
cho bộ xử lý dưới dạng cell cùng với mạch logic.
Thiết kế = IC chuẩn + custom IC
Qui tắc phổ biến: “Nếu một IC xuất hiện trong
sách tra cứu, thì ñó không phải là ASIC”.
Từ custom IC ꢀ thuật ngữ Application Specific IC
Application Specific Standard Product.
email ktmt@soict.hut.edu.vn
31
1/2
2/2
ASIC ñem lại cơ hội sản xuất với số lượng lớn;
Có công cụ CAD cần thiết ñể ñạt ñược hiệu quả
trong chiến lược thiết kế:
các bộ phận ñược tiêu chuẩn hóa ñể nhanh chóng
trở thành sản phẩm thương mại.
Giá thành giảm theo số lượng.
Thiết kế mức hệ thống: VHDL
Thiết kế mức vật lý, từ VHDL tới silicon, timing closure
(Monterey, Magma, Synopsys, Cadence, Avant!)
None Reducing Cost.
Quy trình Cost Down trong các nhà máy.
Chiến lược thiết kế: Hierarchy - phân cấp;
Regularity; Modularity - mô ñun; Locality.
Hiệu quả kinh tế trong thiết kế
Thực hiện prototype nhanh với số lượng thấp.
Thiết kế theo nhu cầu, chuyên sâu, số lượng lớn.
email ktmt@soict.hut.edu.vn
33
email ktmt@soict.hut.edu.vn
34
2
9/5/2011
Ý tưởng thiết kế
Simulink
Thiết kế là một quá trình liên tục cân ñối các tham
số ñầu vào, ñể ñạt ñược hiệu quả mong ñợi.
c := a + b;
if (c == 1) then cf := 1;
Hiệu năng
• chức năng, thời gian, tốc ñộ, năng lượng
Kích thước die
Synopsys
• chi phí sản xuất
Thời gian thiết kế
Cadence
Novelus
• lập lịch và chi phí nghiên cứu
Test và Stability Test
• lập lịch, chi phí nguồn lực, chi phí sản xuất
email ktmt@soict.hut.edu.vn
35
email ktmt@soict.hut.edu.vn
36
1/2
CPLD
FPGA
Mức hệ thống
• Thiết kế rất
phức
tạp, hàng
trăm man-
year
• Các cell là
Flip-
• Dựa trên
công nghệ
ROM/PROM,
cấu tạo chỉ
gồm các lớp
cổng
AND, OR và
một số Flip
Flop.
• Các trans tạo
sẵn thảnh
Flop, gate,
hoặc bộ xử
lý ñã ñược
ñịnh nghĩa
trước, ñược
tái sử dụng
lại,
mảng, và
nhà thiết kế
thực hiện
Mức mô-ñun
chức năng
việc tạo các
liên kết nối
giữa chúng
bằng cách
sử dụng các
thư viện cell
và CAD.
• ~ 25M gate
Mức cổng
Mức mạch
• Phải sản
xuất với số
lượng cực
lớn mới
• Sản xuất
với số
lượng 100k
sản phẩm/
năm
• Sản phẩm
khá ñơn giản
với khoảng
1K gate.
• Sản xuất ñơn
lẻ ñược.
Mức thiết bị
• Sản xuất ñơn
lẻ ñược
email ktmt@soict.hut.edu.vn
37
email ktmt@soict.hut.edu.vn
38
3
9/5/2011
2/2
1/4
Phát sinh thứ 1:
FPGA, PLD,
CPLD ñược
xếp vào nhóm
các IC lập trình
ñược bởi
Một khi chip ASIC càng mạnh thì thiết kế càng
tinh vi, phức tạp, càng tiềm tàng những sai sót
lớn.
Các phần mềm hỗ trợ, giả lập chưa thực sự
phản ánh hết ñược hoạt ñộng thực tế của hệ
thống.
người dùng
Để kiểm tra thiết kế, người kĩ sư buộc phải ñặt
các nhà sản xuất sản xuất chip ñơn lẻ và kiểm
tra trên các ứng dụng, môi trường thực ꢀ tốn
thời gian, và tiền bạc.
ꢀ cần hệ nền kiểm thử phần cứng nhanh chóng.
email ktmt@soict.hut.edu.vn
39
email ktmt@soict.hut.edu.vn
40
2/4
3/4
Năm 1984, Ross Freeman, Bernard
Phát sinh thứ 2:
Vonderschmitt, ñồng sáng lập công ty Xillinx.
Các nhà sản xuất lớn chỉ cung cấp các chip
thông dụng trên thị trường, với số lượng lớn.
ꢀ bỏ qua nhu cầu về các IC chuyên dụng có số
lượng thấp, nhưng tổng nhu cầu thì rất lớn.
Năm 1985, Xilinx ñưa ra dòng FPGA thương mại
ñầu tiên, XC2064. Năm 2006, Freeman ñược
vinh danh tại National Inventors Hall of Fame vì
sáng chế này.
Phát sinh thứ 3:
FPGA dựa trên các công nghệ nền tảng như
PROM và PLD, nhưng với kiến trúc mới hiệu
quả hơn.
Ban ñầu, các chip lập trình ñược có giá thành
khá cao và tốc ñộ chậm, chỉ sử dụng trong các
phòng thí nghiệm.
Các thiết kế IC ñược thử nghiệm prototype trên
các chip FPGA ngay lập tức ꢀ tiết kiệm thời
gian và tiền bạc.
Khi công nghệ sản xuất phát triển vượt bậc, thì
các chip lập trình ñược ngày càng mạnh và rẻ
ꢀ ứng dụng ñại trà.
email ktmt@soict.hut.edu.vn
41
email ktmt@soict.hut.edu.vn
42
4
9/5/2011
4/4
vs
CustomIC
FPGA
Hệ quả: Chân trời mới
FPGA không chỉ là chip prototype trong các
phòng thí nghiệm, mà thực sự trở thành sản
phẩm thường mại ñại chúng.
Thị trường phần cứng ñược cung cấp một dòng
sản phẩm có thể thiết kế và sử dụng ñược ngay.
Các công ty vừa nhỏ, các kỹ sư hoạt ñộng ñộc
lập, không phải lệ thuộc vào các IC của các nhà
sản xuất lớn ꢀ tự do sáng tạo.
Chi phí chế tạo lớn
Chi phí chế tạo thấp
Tối ưu tính năng
Sản xuất nhỏ
Tối ưu tốc ñộ, năng
lượng…
Sản xuất lớn
email ktmt@soict.hut.edu.vn
43
email ktmt@soict.hut.edu.vn
44
1/2
1/2
IP-based
Nguyên nhân sử dụng chip ASIC prototyping
System On Chip
Hard IP
Hard IP
Other
3%
Easiest to
use
EDA
Tools
4%
Soft IP
Soft IP
Quality,
Reliability
9%
Flexibility &
Expandability
31%
Others
Platform-based
Complete
Solution
18%
EDA
Tools
Soft IP
Hard IP
Best
Lowest Cost
17%
Performance
(thoughput
speed)
Lowest
Power
3%
EDA
Tools
Others
15%
Derivative
Application specific integration platform
email ktmt@soict.hut.edu.vn
email ktmt@soict.hut.edu.vn
45
46
5
9/5/2011
RCC, Reconfigurable Computing. Ví dụ:
RAM, ROM, PLA, PAL.
Input: Địa chỉ
Output: Giá trị
Giá trị = f(Địa chỉ)
y = f(x)
FPGA với tính chất lập trình ñược cao, ưu việt, là
ñại diện của RCC.
Intel Core i7 die
email ktmt@soict.hut.edu.vn
47
email ktmt@soict.hut.edu.vn
48
6
Bạn đang xem tài liệu "Bài giảng Thiết kế IC - Phần 2: FPGA, ASIC - Nguyễn Đức Tiến", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- bai_giang_thiet_ke_ic_phan_2_fpga_asic_nguyen_duc_tien.pdf