Bài giảng Thiết kế luận lý 1 - Chương 3: Các mạch luận lý tổ hợp

dce

2012

Khoa KH & KTMT

Bộ môn Kỹ Thuật Máy Tính

^dceTài liꢀu tham khꢁo

2012

• “Digital Systems, Principles and Applications”,

8^th/5^thEdition, R.J. Tocci, Prentice Hall

• “Digital Logic Design Principles”, N.

Balabanian & B. Carlson – John Wiley &

Sons Inc., 2004

2

dce

2012

Các mạch luận lý

tổ hợp

^dceMꢂc tiêu

2012

• Biꢃu thꢄc logic dꢅng chuꢆn SoP, PoS

• Đơn giꢁn biꢃu thꢄc dꢅng chuꢆn SoP

• Sꢇ dꢂng đꢅi sꢈ Boolean và bìa Karnaugh đꢃ đơn

giꢁn biꢃu thꢄc logic và thiꢉt kꢉ mꢅch tꢊ hꢋp

• Mꢅch tꢅo parity và mꢅch kiꢃm tra parity

• Mꢅch enable/disable

• Các đꢌc tính cơ bꢁn cꢍa IC sꢈ

4

^dceMꢅch tꢊ hꢋp

2012

• Mꢄc logic ngõ xuꢎt phꢂ thuꢏc viꢀc tꢊ hꢋp các mꢄc

logic cꢍa ngõ nhꢐp hiꢀn tꢅi.

• Mꢅch tꢊ hꢋp không có bꢏ nhꢑ nên giá trꢒ ngõ xuꢎt

phꢂ thuꢏc vào giá trꢒ ngõ nhꢐp hiꢀn tꢅi.

2

A

1

3

2

1

2

3

B

1

Y

2

3

1

C

5

dce

2012

Các dꢅng chuꢆn (Standard form)

• Tꢊng cꢍa các tích (Sum of products - SoP)

– Mꢓi biꢃu thꢄc dꢅng SoP bao gꢔm các biꢃu thꢄc AND

đưꢋc OR lꢅi vꢑi nhau.

– Ví dꢂ: ABC + A’BC’

AB + A’BC’ + C’D’ + D

• Tích cꢍa các tꢊng (Product of Sums - PoS)

– Mꢓi biꢃu thꢄc dꢅng PoS bao gꢔm các biꢃu thꢄc OR đưꢋc

AND lꢅi vꢑi nhau.

– Ví dꢂ: (A + B’ + C)(A + C)

(A + B’)(C’ + D)F

6

^dceĐơn giꢁn mꢅch tꢊ hꢋp

2012

• Biꢉn đꢊi các biꢃu thꢄc logic thành dꢅng đơn giꢁn

hơn đꢃ khi xây dꢕng mꢅch ta cꢖn ít cꢊng logic và

các kꢉt nꢈi hơn.

7

dce

2012

Các phương pháp đơn giꢁn mꢅch tꢊ hꢋp

• Phương pháp đꢅi sꢈ

• Bìa Karnaugh (K-map)

8

^dcePhương pháp đꢅi sꢈ

2012

• Sꢇ dꢂng các đꢒnh lý trong đꢅi sꢈ Boole đꢃ đơn giꢁn

các biꢃu thꢄc cꢍa mꢅch logic.

• Chuyꢃn sang dꢅng SOP (DeMorgan và phân phꢈi).

• Rút gꢗn bꢘng cách tìm các nhân tꢈ chung.

9

^dceVí dꢂ

2012

• Đơn giꢁn biꢃu thꢄc sau

– Z1 =

– Z2 =

– Z3 =

– Z4 =

ABC + AB(AC)

ABC + ABC + ABC

AC(ABD) + ABCD + ABC

(A+ B)(A+ B + D)D

^dceThiꢉt kꢉ mꢅch tꢊ hꢋp

2012

11

^dceThiꢉt kꢉ mꢅch tꢊ hꢋp

2012

1. Lꢐp bꢁng sꢕ thꢐt (truth table)

2. Viꢉt biꢃu thꢄc AND cho các ngõ xuꢎt mꢄc 1

3. Viꢉt biꢃu thꢄc SoP

4. Đơn giꢁn biꢃu thꢄc SoP

5. Hiꢀn thꢕc mꢅch tꢙ biꢃu thꢄc đơn giꢁn

12

^dceVí dꢂ 1

2012

• Thiꢉt kꢉ mꢅch logic vꢑi 3 ngõ nhꢐp A, B, C thoꢁ mãn

điꢚu kiꢀn sau: ngõ xuꢎt = 1 khi và chꢛ khi sꢈ ngõ

nhꢐp ꢜ mꢄc 1 nhiꢚu hơn sꢈ ngõ nhꢐp ꢜ mꢄc 0

13

^dceVí dꢂ 1

2012

• Bꢁng sꢕ thꢐt

• Biꢃu thꢄc ngõ xuꢎt (SOP):

ABC + ABC + ABC + ABC

• Rút gꢗn:

BC + AC + AB

14

^dceVí dꢂ 2

2012

• Thiꢉt kꢉ mꢅch logic sau: Output = 1 khi điꢀn thꢉ

(đưꢋc biꢃu diꢝn bꢜi 4 bit nhꢒ phân ABCD) lꢑn hơn

bꢘng 6V.

15

^dceBìa Karnaugh (K-map)

2012

• Bìa Karnaugh biꢃu diꢝn quan hꢀ giꢞa ngõ nhꢐp và

ngõ xuꢎt cꢍa mꢅch.

• Theo chiꢚu dꢗc hoꢌc chiꢚu ngang, các ô cꢅnh nhau

chꢛ khác nhau mꢏt biꢉn.

16

^dceBìa Karnaugh (K-map)

2012

• Bꢁng sꢕ thꢐt

• Biꢃu thꢄc logic

• Bìa Karnaugh

17

^dceBìa Karnaugh (K-map)

2012

18

^dceBìa Karnaugh (K-map)

2012

19

^dceBìa Karnaugh (K-map)

2012

20

Bài giảng Thiết kế luận lý 1 - Chương 3: Các mạch luận lý tổ hợp - Nguyễn Quang Huy