Câu hỏi Ôn tập cuối kỳ môn Thiết kế luận lý 1
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 1
THIẾT KẾ LUẬN LÝ 1
Câu 1.
Chứng minh:
a.
b.
c.
d.
e.
f.
X’Y’ + X’Y + X Y = X’ + Y
A’B + B’C’ + AB + B’C = 1
Y + X’Z + XY’ = X + Y + Z
X’Y’ + Y’Z + XZ + XY + YZ’ = X’Y’ + XZ + YZ’
X’Y + Y’Z + XZ’ = XY’ + YZ’ + X’Z
AB’ + A’C’D’ + A’B’D + A’B’CD’ = B’ + A’C’D’
XZ + WY’Z’ + W’YZ’ + WX’Z’ =
g.
XZ + WY’Z’ + WXY’ + W’XY + X’YZ’
CD + AB’ + AC + A’C’ + A’B + C’D’ =
(A’ + B’ + C + D’)(A + B + C’ + D)
e.
Câu 2.
Rút gọn các biểu thức sau:
a.
b.
c.
d.
e.
f.
ABC + ABC’ + A’B
(A + B)’ (A’ + B’)
A’BC + AC
BC + B(AD + AD’)
(A + B’ + AB’)(AB + A’C + BC)
X’Y’ + XYZ + X’Y
g.
h.
i.
X + Y(Z + (Y + Z)’)
W’X(Z’ +Y’Z) + X(W + W’YZ)
(AB + A’B’)(C’D’ + CD) + (AC)’
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 2
Câu 3. Cho mạch sau, anh chị hãy điền đầy đủ vào bản thực trị bên dưới.(0.5đ)
74LS32
A
74LS08
C
Z
B
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
Z
Câu 4. Cho sơ đồ mạch sau, hãy điền đầy đủ vào bảng thực trị cho bên
dưới.(0.5đ)
Set
Q
CLK
Qn
Clear
Set Clear CLK
Q
0
0
1
1
0
1
0
1
Câu 5. Cho sơ đồ mạch sau, hãy điền đầy đủ vào bảng thực trị cho bên
dưới.(0.5đ) (cho biết CLK tích cực cạnh lên hay cạnh xuống bằng cách vẽ mũi
tên lên hay xuống).
74LS04
74LS02
SET
CLK
Q
74LS02
NOT
NOR
NOR
74LS32
74LS02
OR
74LS04
74LS02
NOR
CLEAR
NOR
NOT
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 3
Set Clear CLK
Q
0
0
1
1
0
1
0
1
Câu 6. Dùng JKFF thiết kế bộ đếm đồng bộ sau: 0000 -> 0010 -> 0101->0110->1000 -
>1010 ->1111 ->0000.....
Các trạng thái còn lại sẽ quay về trạng thái 000 khi có xung clock kế tiếp.
Câu 7.
Ban đầu cho DCBA = 0000.
a. Xác định giá trị của DCBA khi có 15 xung clock:
DCBA = ............
b. Xác định giá trị của DCBA khi có 100 xung clock:
DCBA = ............
c. Xác định giá trị của DCBA khi có 256 xung clock:
DCBA = ............
d. Xác định giá trị của DCBA khi có 1000 xung clock:
DCBA = ............
Câu 8.
Tín hiệu clock là xung vuông 8Mhz
a. Tần số của tín hiệu D = ...........................
b. Duty cycle của tín hiệu D = ...................................
c. Tần số của tín hiệu C = .........................
d. Bộ đếm này MOD bao nhiêu? ......................
Nếu tín hiệu clock có tần số vẫn là 8Mhz, nhưng Duty cycle là 20%
e. Tần số của tín hiệu D = ..............................
f. Duty cycle của tín hiệu D = ..........................
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 4
Câu 9. Thiết kế mạch điều khiển dây chuyền đếm sản phẩm. Mỗi khi có một
sản phẩm đi qua cảm biến hồng ngoại sẽ cho tín hiệu cảm biến X = 0 và bộ
đếm đếm lên 1 đơn vị. Khi bộ đếm đếm đủ 10 sản phẩm sẽ xuất tín hiệu ra Z
= 1 , sau đó bộ đếm về 0 và đếm lại từ đầu.
Câu 10.
Cho mạch sau
Cho CBA = 000, hãy xác định chuỗi các trạng thái của bộ đếm trên.
Câu 11. Cho mạch sau
Ban đầu cho DCBA = 0000, hãy xác định các trạng thái của bộ đếm.
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 5
Câu 12.
thiết kế 1 mạch tổ hợp tổ hợp như hình trên (chỉ vẽ mạch).
Ngõ nhập X1, X0, Y1, Y0 và C.
Ngõ xuất.: M, N
Yêu cầu:
LED N sáng khi C=0 và ( X1X0 = Y1Y0 hay X1X0 = Y0Y1)
LED M sáng khi C=1 và ( X1 khác Y1 và X0 khác Y0 hay X1#Y0 và X0#Y1)
Câu 13. Dùng JK-FF thiết kế bộ đếm đồng bộ sau: 00 -> 10 -> 11->01->00
74LS73
74LS73
J
CP
K
Q
_
Q
J
CP
K
Q
_
Q
R
R
Câu 14.
Dùng D-FF thiết kế bộ đếm đồng bộ sau: 00 -> 10 -> 11->01->00
S
S
D
Q
_
Q
D
Q
_
Q
CP
CP
R
R
Câu 15.
Sử dụng 3 JK-FF để thiết kế bộ đếm lên bất đồng bộ MOD 7
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 6
74LS73
74LS73
74LS73
J
CP
K
Q
_
Q
J
CP
K
Q
_
Q
J
CP
K
Q
_
Q
R
R
R
Câu 16.
Sử dụng 3 D-FF để thiết kế bộ đếm xuống bất đồng bộ MOD 6
S
R
S
R
S
R
D
Q
_
Q
D
Q
_
Q
D
Q
_
Q
CP
CP
CP
Câu 17.
Cho bộ đếm bất đồng bộ sau:
74LS73
74LS73
74LS73
74LS73
A
C
B
D
J
Q
_
J
Q
_
J
Q
_
J
Q
_
CLK
CP
K
CP
K
CP
K
CP
K
Q
Q
Q
Q
V3
5V
+V
R
R
R
R
U14A
Đây là bộ đếm Mod bao nhiêu?............
Trong các tín hiệu ngõ ra của A, B, C, D, tín hiệu nào bị xung gai?........
Cho biết tần số của tín hiệu xung B bằng bao nhiêu lần xung CLK?.........
Cho biết tần số của tín hiệu xung D bằng bao nhiêu lần xung CLK?........
Câu 18.
Cho bộ đếm bất đồng bộ sau:
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 7
U14B
S
R
S
R
S
D
S
A
Q B
C
D
D
Q
_
Q
D
Q
_
Q
D
Q
_
_
Q
CLK
CP
CP
CP
R
CP
Q
R
V4
5V
+V
Đây là bộ đếm Mod bao nhiêu?............
Trong các tín hiệu ngõ ra của A, B, C, D, tín hiệu nào bị xung gai?........
Cho biết tần số của tín hiệu xung B bằng bao nhiêu lần xung CLK?.........
Cho biết tần số của tín hiệu xung D bằng bao nhiêu lần xung CLK?.........
Câu 19.
Sử dụng 2 IC 74LS293 thiết kế mạch chia tần số 30.
Câu 20.
Tối giản các hàm sau: (4 đ). Cho biết thứ tự trọng số cao – thấp:
D, C, B, A
• F1 = ∑ (0, 1, 3, 7, 9, 10, 11, 13)
• F2 = ∑ (0, 1, 3, 4, 8, 9, 10, 13, 14)
• F3 = ∑ (0, 1, 3, 4, 5, 6, 7, 8, 9, 11,12)
• F4 = ∑ (0, 1, 2, 3, 4, 5, 6, 8) + ∑d (7,
12, 13)
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 8
F1 =…………………………………..F2 =…………………………………….
………………………………………. …………………………………………
F3 =…………………………………..F4 =…………………………………….
………………………………………. …………………………………………
Câu 21. Người ta thiết kế một phòng họp có 3 cửa ra vào A, B, C. Tại mỗi cửa
đều có một công tắc 2 trạng thái ON, OFF. Hãy thiết kế hàm đại số luận lý (F)
của đèn ở giữa phòng họp theo 3 công tắc A, B, C sao cho người ta có thể bật
tắt đèn ở bất cứ cửa nào của phòng họp. (1đ)
F =
…………………………………………………………………………………
……
Câu 22. Hãy thiết kế mạch luận lý Multiplexer 2 ngõ nhập A, B một tín hiệu
Selector (S) và một ngõ ra F sao cho F = A nếu S = 1 và F = B nếu S = 0 .(1đ)
Ôn tập thi cuối kỳ - Môn Thiết kế luận lý 1
Trang 9
Câu 23. Sử dụng 2 IC 74293 thiết kế bộ đếm bất đồng bộ MOD 30
9 trang
16880
Free
Bạn đang xem tài liệu "Câu hỏi Ôn tập cuối kỳ môn Thiết kế luận lý 1", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- cau_hoi_on_tap_cuoi_ky_mon_thiet_ke_luan_ly_1.doc
